6.1-Storage_Technologies

SRAM 은 각 bit 를 (2가지의 안정된 상태를 가지는) 한 Memory Cell 로 저장한다.

각 Cell 은 6개로 이루어진 트랜지스터 회로로 구성되어 있다.
해당 회로는 2가지의 다른 전압 상태를 무기한 가질 수 있는데, 이 상태를 라고도 표현한다.
2가지 상태를 제외한 상태는 unstable 상태이며, 회로는 안정된 상태로 빠르게 움직인다.

이에 대한 비유로 반전된 펜듈럼이 있다.

펜듈럼은 2개의 안정된 상태(Left, Right) 를 가지며, 그 외는 불안정하다.
즉, 어느 한쪽으로 빠르게 기울어져, 안정된 상태로 변한다.
정확히 중앙에 존재해 언뜻 안정된 상태처럼 보이는 경우는 한 상태이다.
아주 작은 자극에도 그 상태가 깨지며, 다시 돌아오지 못한다.

이러한 특성 때문에, SRAM 은 해당 정보를 무기한 저장할 수 있다.
전력이 존재하는 한.
외부 방해가 존재하더라도, 방해가 사라지는 순간 안정된 상태로 돌아갈 수 있다.

DRAM 은 bit 를 Capacitor(축전기) 에 저장한다.
DRAM 은 매우 밀집하게 구성될 수 있는데, 이는 각 Cell 이 하나의 축전기와 단일 접근 트랜지스터(Single Access Transitor) 로 이루어지기 때문이다.

SRAM 과는 다르게, 외부 방해에 매우 취약하다.
방해받은 Cell 은 원래 상태로 되돌릴 수 있는 방법이 없다.
디지털 카메라에 사용되는 센서 또한, 근본적으로 축전기인데,
해당 센서가 빛에 의한 변화를 저장한다는 점을 생각하면 이해하기 쉽다.

다양한 요인에 의해 DRAM 의 Cell 은 10 ~ 100 ms 마다 정보가 사라진다.
다행히 Clock Cycle 이 ns 단위인 컴퓨터의 시각에서는 꽤 긴 시간이기 때문에 복구할 수 있다.
컴퓨터는 해당 정보를 읽고, 다시 작성함으로서 정보를 보존시킨다.
일부 시스템에서는 bit 를 더 사용하여, 에러를 고치는 기능을 추가하기도 한다.
예시로 64 bit word 는 종종 72 bit 을 사용하곤 한다.

아래의 표는 SRAM 과 DRAM 을 비교한 표이다.

전반적으로 SRAM 이 성능적으로 뛰어나지만, 더 많은 Transitor 를 사용하기 때문에,
밀집하게 구성하기 어려우며, 더 비싸고, 전력을 더 많이 사용하게 된다.

DRAM은 개의 SuperCell 로 나뉘어지며,
각 SuperCell은 개의 Cell로 이루어져있다.
즉, DRAM 은 총 의 bit 를 저장한다.

SuperCell은 개의 행과 개의 열로 이루어져있어, 가 성립한다.
주소 형태 는 번째 행과 번째 열을 나타낸다.

정보는 이라는 것을 통해 Memory 의 정보가 입력/출력된다.
하나의 Pin 은 1bit 의 정보를 전달한다.

해당 그림에서 data 는 8개의 Pin을 통해, 8bit 즉 1byte 의 정보를 주고받는 통로이다.
addr 는 2개의 Pin으로 한번에 행 또는 열의 정보를 전달한다.
여기서는 0~3 까지이기 때문에 2bit 로 충분하다.

초기의 DRAM 은 Memory Controller 로 알려진 회로에 연결되어 있다.
이 회로는 한번에 bit 의 정보를 주고받을 수 있다.

의 정보를 읽기 위해, 행 정보 를 그 다음에 열 정보 를 전달한다.
DRAM 은 응답으로서, 의 정보를 보낸다.
행 주소 를 (Row Access Strobe) Request,
열 주소 를 (Column Access Strobe) Request 라고 한다.
2개의 요청은 같은 Pin을 통해 전달된다.

예를 들어
의 DRAM 에서 에 접근하기 위해,

행 주소 2를 전달한다.
이 때, 2행의 모든 정보를 row buffer 에 저장하게 된다.
그 다음, 열 주소 1 을 받으면, buffer 에서 1에 해당하는 값을 전달하게 된다.

선형 배열이 아닌, 2차원의 배열로 되어있는 이유는,
address Pin의 bit 숫자를 줄이기 위해서이다.

2차원으로 전달함으로써, 필요한 bit 숫자는 절반이 되지만,
2번에 걸처서 전달하기 때문에 접근 속도가 느려진다는 단점이 존재한다.

프로세서의 속도를 높이기 위해, 다양한 DRAM 이 발전하게 되었다.
기본적으로 DRAM의 Cell 개념은 남아있지만, 그 접근 속도에 따른 최적화를 진행하였다.

아래에 이름만 언급하고 자세한 내용은 나중에 추가한다.

I/O 장치, 그래픽카드, 모니터, 마우스, 키보드 등의 장치는 CPU와 Main Memory에
I/O Bus 를 통해 연결된다.

System Bus 나 Memory Bus는 CPU-specific 이지만,
I/O Bus 는 CPU 와 무관하다.

비록, I/O Bus 는 느리지만, 포괄적으로 third-party 장치에 접근할 수 있다.
예를 들어, USB(Universal Serial Bus) Controller, Graphics Card(or Adapter),
Host Bus Adapter 등이 있다.
네트워크 장치 같은 추가 장치는 motherBoard 의 빈 확장슬롯을 이욤함으로서,
I/O Bus에 접근할 수 있다.

여기서는 포괄적인 아이디어를 보여준다.

CPU는 memory-mapped I/O 라는 기술을 통해, I/O 장치에 명령어를 전달한다.
이 기술에서 각 장치는 I/O Port 라는 곳을 통해 CPU와 소통하게 된다.
장치는 경우에 따라 1개 이상의 Port 를 가질 수도 있다.

CPU는 각 포트로 명령어를 전달한다. 여기서는 0xa0 라고 가정한다.

첫번째로, 매개변수와 함께 읽기를 시작하라는 명령어를 전달한다.
매개변수에는 Read 가 끝나고 언제 CPU에 interupt 할지에 대한 정보도 있다.

두번째로, 어느 구역의 정보를 읽어야할지 전달해준다.

세번째로, 어느 Main Memory의 주소에 저장해야하는지 전달해준다.

전달한 후, CPU는 다른 일을 진행한다.
Disk의 Read 속도는 CPU의 Cycle 속도보다 훨씬 느리다는 점에서,
효율적으로 운영하기 위함이다.

Disk Controller 가 CPU로부터 Read 명령어를 받으면,
Logical Block Number 를 구역 주소로 바꾸고, 해당 구역의 정보를 읽어서,
CPU의 명령 없이 바로 Main Memory 에 전달한다.
이 CPU없이 전달하는 과정을 DMA(Direct Memory Access) 라고 한다.
이 데이터의 전달을 DMA Transfer 라고 한다.

정보 전달이 완료되고, 정보가 Main Memory 에 저장되었을 때,
Disk Controller 는 CPU에 interupt 신호를 보낸다.
이 신호는 외부 Pin을 통해 CPU에 전달되어, CPU가 현재 하던 작업을 멈추게 한다.
그 후 OS의 Routine으로 Jump하게 되고, 그 Routine 에서 I/O 작업이 끝났음을 기록하고, 다시 CPU하던 작업에게 통제권을 넘겨준다.

생략